硬件设计  文章

总结电子基础知识、经验技巧、解决方法、方案设计等。分享你的文章经验,即有好礼相送哦!  点击分享硬件设计文章>>

  • 目前灯光的控制主要还是手动形式,这样不仅麻烦而且效率低下。因此,设计一个可以便捷地控制灯光、同时还提供场景组合等功能的智能化灯光系统不仅具有实用价值,还具有广阔的市场前景。本文主要介绍了基于LPC2...
    04-14 16:20by 畅学e 1414次查看
  • 在电子设备的PCB板电路中会大量使用感性元件和EMI滤波器元件。这些元件包括片式电感和片式磁珠,本文就这两种器件的特点进行描述并分析他们的普通应用场合以及特殊应用场合。
    04-14 16:02by YYJ 900次查看
  • 本文将详细介绍因PCB走线宽度变化产生的反射对信号的影响,在何种情况下可以忽略,何种情况下必须考虑不可忽略
    04-14 15:33by YYJ 1520次查看
  • 本论文课题是通过调节陷阱滤波器的参数和检测周期来实现对不同频率和周期的忙音检测,具有占用资源少、程序移植方便的特点。
    04-14 10:46by 畅学e 1044次查看
  • 上次分析了建立时间,现在来分析下保持时间。 保持时间:指在时钟上升沿到来之后,输入数据需要稳定的时间。该稳定的时间的最小值就为保持时间。
    04-11 15:21by 期待 1205次查看
  • 看了摩尔吧的关于时序分析的视频,对时序分析有了真正的理解。。。之前都不知道怎么分析时序分析,看完这视频后,有了大彻大悟的感觉。 时序分析的关键是保持时间和建立时间。
    04-11 15:20by 期待 2218次查看
  • 这两天在做verilog的ds1302,ds1302中有一个端口是输入/输出管教。即这个管教即是输出,同时也可以当输入。在verilog中有一个特殊的端口与之对应,就是inout。
    04-11 15:14by 期待 1700次查看
  • 让我们面对现实吧。人都会犯错,PCB设计工程师自然也不例外。与一般大众的认知相反,只要我们能从这些错误中学到教训,犯错也不是一件坏事。下面将简单地归纳出在进行PCB设计时的一些常见错误。
    04-11 13:44by 永不止步步 653次查看
  • Vivado可以将自己的verilog代码设计封装成IP,然后在设计中调用该ip.ip还可以配置参数。所用软件为2014.4
    04-11 12:33by 期待 5000次查看
  • 现在在cadence中用NC仿真数字电路的时候,遇到了信号强度的问题,就研究了以下。原来verilog中是可以将多个输出接在一起的,但是要为输出指定信号的强度。
    04-11 12:30by 期待 1518次查看
  • 用Verilog hdl来实现d触发器2分频程序源码,有相关程序、原理图、仿真图,大家可做参考。
    04-10 10:11by 期待 2771次查看
  • 在给这个原理图做protues仿真时候,开始调用了6段一体数码管,没有达到仿真要求,其中PNP三极管一直处于导通状态,查了一天驱动电路和程序,都是很简单的东西 ,实在没错,故最后换了单位独立的共阳数...
    04-10 09:23by 期待 3128次查看
  • *切换:*只能依次切换,切换过了一层之后只能切换完其余所有层之后才能再次回到这一层;使用小键盘中的“+”“-”号可以实现,但每次也只能是换一层;ctrl+shift+鼠标滚轮:切换不同的布线层;Sh...
    04-10 09:20by 期待 3146次查看
  • 经过一周的努力,终于将流水部分的Verilog代码给写出,并给出了自己的MIPS汇编测试代码,过了,可能里面还有一些小细节没处理好,但这不影响我的总体的框架,总的框架已将架构起来没什么问题,后面的工...
    04-09 15:53by 期待 1103次查看
  • 最近学到了关于verilog的阻塞赋值与非阻塞赋值的一些区别,经过网上查阅与仿真实验,有了一些理解。希望能够记下来。
    04-09 15:52by 期待 950次查看
  • verilog源程序加测试程序加仿真波形_帧同步器,本实验提供一个帧信号生成模块和一个帧同步器的输入信号和输出检测。
    04-09 15:47by 期待 2197次查看
  • 一直感觉这是个很简单的问题,直到突然自己连BCD都不太清楚的时候,才发现这没有看起来那么简单,这里介绍里任意位二进制转为BCD的verilog代码,这个转换方法也可以用在C上面,此为原创,转载请注明...
    04-09 15:34by 期待 2978次查看
  • 常用的信号类型有连线性(wire)、寄存器型(reg)、整形(integer)、实型(real)、时间型(time)等。过程赋值语句是在initial或者always语句块内赋值的,它对reg型、m...
    04-09 15:32by 期待 1374次查看

立即注册
畅学电子网,带你进入电子开发学习世界
专业电子工程技术学习交流社区,加入畅学一起充电加油吧!

x

畅学电子网订阅号