-
在高速系统中FPGA时序约束不止包括内部时钟约束，还应包括完整的IO时序约束和时序例外约束才能实现P ...
by
lotuse | 发表时间 2016-12-10
|2842次查看
-
针对八通道采样器AD9252的高速串行数据接口的特点，提出了一种基于FPGA时序约束 的高速解串方法 ...
-
随着FPGA器件规模的不断增加、封装密度不断提高，传统逻辑分析仪在FPGA板级调试中的应用日益困难。 ...
-
如果数据流非常小，几毫秒才出现一个，数量非常小，而且很有规律， 那么使用FIFO就很浪费了，就可以使 ...
by
永不止步步 | 发表时间 2016-09-05
|2162次查看
-
很多人询问关于约束、时序分析的问题，比如：如何设置setup，hold时间？如何使用全局时钟和第二全 ...
by
A123 | 发表时间 2015-04-21
|1893次查看
-
随着工艺的进步和集成度不断提升，FPGA为客户带来了更高性能和可加快上市的优势。但是，这些器件固有的 ...
by
晴空万里 | 发表时间 2014-08-12
|1261次查看
-
正因为FPGA的I/O Timing会在设计期间发生变化，所以准确地对其进行约束是保证设计稳定可控的 ...
by
晓晓nn | 发表时间 2016-05-31
|1119次查看
-
对自己的设计的实现方式越了解，对自己的设计的时序要求越了解，对目标器件的资源分布和结构越了解，对ED ...
by
娇 | 发表时间 2016-02-23
|985次查看
-
下文总结了几种进行时序约束的方法。按照从易到难的顺序排列如下： ...
by
永不止步步 | 发表时间 2015-01-10
|983次查看
-
对自己的设计的实现方式越了解，对自己的设计的时序要求越了解，对目标器件的资源分布和结构越了解，对ED ...
by
露水非海 | 发表时间 2016-05-18
|968次查看
-
对自己的设计的实现方式越了解，对自己的设计的时序要求越了解，对目标器件的资源分布和结构越了解，对ED ...
by
hcay | 发表时间 2015-02-03
|933次查看
-
对自己的设计的实现方式越了解，对自己的设计的时序要求越了解，对目标器件的资源分布和结构越了解，对ED ...
by
娇 | 发表时间 2016-03-08
|907次查看
畅学电子
