-
针对某型磁性材料性能测试仪激励恒流源的具体要求，采用了基于直接数字频率合成技术的信号发生器设计方法， ...
by
露水非海 | 发表时间 2015-12-29
|1218次查看
-
基于FPGA/CPLD的UART设计众多,本文分析了3倍频采样方法存在的不足,同时分析了16倍频采样 ...
-
BcH(31，16)编译码算法，可以纠正3位错误，用VerilogHDL可综合语言描述以上的编码纠错 ...
by
郭秀斌 | 发表时间 2014-05-19
|1213次查看
-
给出了一种利用格雷码对地址编码的异步%&%’的实现方法，并给出了ABCD程序，以 解决异步读写时钟引 ...
-
本文利用VHDL语言对数据传输系统中的HDB3编码器进行了设计。 ...
-
1 编程风格（Coding Style）要求 2 可综合设计 3 设计目录 ...
by
lotuse | 发表时间 2016-09-05
|1201次查看
-
本文介绍一种可编程逻辑器件EPM7032，在MAX＋PlusⅡ开发环境下采用VHDL语言以及Byte ...
by
lihong | 发表时间 2015-11-28
|1198次查看
-
本文简单介绍了VHDL设计出现的毛刺等的两种改善方法。 ...
by
lihong | 发表时间 2015-11-20
|1183次查看
-
介绍了为PET（正电子发射断层扫描仪）的前端电子学模块提供时间基准而设计的一种新型高频时钟扇出电路。 ...
by
王者风范 | 发表时间 2015-11-17
|1177次查看
-
基于FPGA在Quartus II软件中使用VHDL语言,对单总线温度传感器进行读写控制及温度显示功 ...
by
lotuse | 发表时间 2016-07-18
|1177次查看
-
对于VHDL，modelsim是直接支持的，对于verilog我们则需要动些小脑筯。我在网上搜罗了一 ...
by
永不止步步 | 发表时间 2015-07-17
|1171次查看
-
本文给出的是一个用状态机编写的VHDL60分计时器程序。 ...
-
良好代码编写风格可以满足信、达、雅的要求。在满足功能和性能目标的前提下，增强代码的可读性、可移植性， ...
by
永不止步步 | 发表时间 2014-11-19
|1168次查看
-
模块定义以关键字module开始，模块名、端口列表、端口声明和可选的参数声明必须出现在其他部分的前面 ...
by
lotuse | 发表时间 2016-09-08
|1164次查看
-
VHDL是随着可编辑逻辑器件（PLD）的发展而发展起来的一种硬件描述语言。它是1980年美国国防部 ...
by
hcay | 发表时间 2014-09-27
|1163次查看
-
HDL语言概述 ...
by
黑魔 | 发表时间 2014-02-17
|1156次查看
-
VHDL（Very High Speed Integrated CIRCUITHARDWARE DE ...
by
倩倩 | 发表时间 2014-06-23
|1153次查看
-
FM0编码以其便于位同步提取、频谱带宽较窄、实现电路简单而在ETC中得到广泛的应用,线路FM0解码模 ...
-
本文是即将出版的大二“《电子技术基础（数字部分）》同步学习”配套教材——《HDL与可编程逻辑器件》的 ...
by
Dabing | 发表时间 2015-02-09
|1148次查看
-
本设计使用硬件描述语言VHDL在FPGA数字逻辑层面上实现AES加解密，为了系统的扩展性和构建良好的 ...
by
Dabing | 发表时间 2015-02-09
|1146次查看
畅学电子
