-
《初学者对于CycLone II 开发板电源选择的看法（http://www.eeskill.com ...
by
永不止步步 | 发表时间 2015-08-29
|2674次查看
-
ST-BUS是广泛应用于E1通信设备内部的一种模块间通信总线。结合某专用通信系统E1接口转换板的设计 ...
by
永不止步步 | 发表时间 2014-06-20
|2674次查看
-
介绍了一种基于VeriLog－HDL描述的多功能步进电机控制芯片的可综合方案，该方案可方便地构成两相 ...
by
黑魔 | 发表时间 2014-06-19
|2673次查看
-
一、TTL电平：
TTL电平信号被利用的最多是因为通常数据表示采用二进制规定，+5V等价于逻辑“1 ...
by
晴空万里 | 发表时间 2014-07-29
|2673次查看
-
单片机堆栈是什么？
在片内RAM中，常常要指定一个专门的区域来存放某些特别的数据,它遵循顺序存取和 ...
by
hcay | 发表时间 2014-11-12
|2672次查看
-
最近在学习systemveriLog，没人指导，起初感觉sv对我来说没什么用处，但是慢慢地发现sv有 ...
by
永不止步步 | 发表时间 2015-11-06
|2667次查看
-
在很多数字集成电路中都要用到实时时钟( RTC, Real Time CLock ) , 而确保R ...
-
介绍LonWorks总线电力线数据传输远程自动抄表模块的设计，以及由自动抄表模块构成的智能小区抄表系 ...
by
黑魔 | 发表时间 2014-07-01
|2657次查看
-
利用神经元芯片CYC53120和S3C2410芯片，实现嵌入式平台下LonWorks总线的运用；同时 ...
by
畅学e | 发表时间 2015-05-16
|2652次查看
-
说是新写法，其实也不新了。说来惭愧，我也是最近听了一节阿东的公开课，才知道VeriLog有95语法和 ...
by
永不止步步 | 发表时间 2015-06-08
|2651次查看
-
压控振荡器(以下简称VCO)已经成为当今无线收发器系统中不可缺少的模块, 它是锁相环中最重要的bLo ...
-
重在尝试。。just Try try try！！ 搞定二维码 哈哈。 ...
by
永不止步步 | 发表时间 2015-07-15
|2640次查看
-
Allegro 能否单独关闭铺铜shape的显示而保留布线trace单独显示呢？作为如此强大的EDA ...
by
永不止步步 | 发表时间 2015-10-26
|2639次查看
-
在实习的期间为公司写的红绿灯检测，基于YOLov3的训练好的权重，不需要自己重新训练，只需要调用yo ...
by
长长11 | 发表时间 2020-02-06
|2636次查看
-
半导体IP授权属于半导体设计的上游。IP主要分为软IP、固IP和硬IP。软IP是用VeriLog/V ...
by
长长11 | 发表时间 2020-02-06
|2620次查看
-
低噪声放大器(Low noise amplifier，LNA)是射频接收机前端的重要组成部分。它的 ...
by
Dabing | 发表时间 2015-04-02
|2611次查看
-
最近做QDR II SRAM控制器，要用到xilinx的原语IDDR，我的数据输入输出是18位的，又 ...
by
永不止步步 | 发表时间 2015-08-21
|2611次查看
-
许多数字处理系统都会使用FPGA，原因是FPGA有大量的专用DSP以及bLock RAM资源，可以用 ...
by
永不止步步 | 发表时间 2014-08-07
|2610次查看
-
介绍了一种基于嵌入式图像采集与传输的方案，完成了基本的硬件设计和软件开发。硬件方面采用了USB摄像头 ...
by
州仔 | 发表时间 2014-02-15
|2610次查看
-
本章介绍VeriLog HDL的基本要素,包括标识符、注释、数值、编译程序指令、系统任务和系统函数。 ...
by
期待 | 发表时间 2015-05-25
|2609次查看
畅学电子
