-
本文介绍的设计方案基于AlteRa 公司的NiosII IP 核(知识产权功能模块)， 实现了MPE ...
by
永不止步步 | 发表时间 2014-05-24
|1524次查看
-
1、逻辑Bank与芯片位宽；2、内存芯片的容量。 ...
by
永不止步步 | 发表时间 2016-02-29
|1524次查看
-
Raw os 第一行代码起于2012年1月15号，2012年4月28号发布了第一版。在2012年之前 ...
by
冯大同 | 发表时间 2014-03-28
|1524次查看
-
Altium Designer Summer09版本为FPGA可配置通用元件集成库新增了两个内核元件 ...
by
期待 | 发表时间 2014-12-26
|1523次查看
-
为了满足高速图像数据采集系统中对高带宽和大容量的要求，利用Virtex-7 系列FPGA 外接DDR ...
-
当在程序运行的过程中你希望修改某个变量并且此变量的值在掉电以后不丢失，那么你就可以采用将变量数据写入 ...
by
期待 | 发表时间 2015-04-14
|1519次查看
-
一般而言FPGA等效门数的计算方法有两种，一是把FPGA基本单元（如LUT+FF，ESB/BRaM） ...
by
期待 | 发表时间 2015-04-18
|1519次查看
-
在各种DSP应用系统中，经常需要与其他的设备或系统进行数据通信，通用异步收发器UART(univet ...
by
州仔 | 发表时间 2014-04-23
|1519次查看
-
呵呵，这个问题纠结了我两天了，刚才又试了一下就通过了，其实网上的资料说的很清楚的，但是操作起来还真的 ...
by
永不止步步 | 发表时间 2015-06-09
|1517次查看
-
本文章是关于PX2上使用GPIO口的实例。 ...
by
独狼 | 发表时间 2016-04-23
|1517次查看
-
与 ASSP或者其它竞争技术不同，MAX IIZ CPLD的I/O非常多、使用方便、功耗低，能灵活突 ...
by
hcay | 发表时间 2014-09-27
|1516次查看
-
均来自ALTERa 《9. PIO Core》V9.0的datasheet。建议多多阅读官方文档。 ...
by
期待 | 发表时间 2015-10-09
|1515次查看
-
外置SRaM通常配有一个并行接口。考虑到大多数基于SRaM的应用的存储器要求，选择并行接口并不令人惊 ...
by
娇 | 发表时间 2016-03-08
|1515次查看
-
本文主要讲了3-8译码器实验，下面一起来学习一下： ...
by
晓晓nn | 发表时间 2018-07-07
|1512次查看
-
lteRa在第10代产品线一改在28nm工艺节点的低调，一次又一次重拳出击，抢占市场先机，抢尽老对手 ...
by
倩倩 | 发表时间 2014-06-18
|1511次查看
-
由于RISC具有流水线结构和指令多样性的特点,传统的Co-Verification方法使RISC验证 ...
by
期待 | 发表时间 2015-05-23
|1510次查看
-
电感式传感器 inductance type tRansducer 电感式传感器是利用电 ...
by
粽子糖果 | 发表时间 2017-05-05
|1508次查看
-
本文验证了仿真两类HDL（VHDL和Verilog HDL）设计的ALTERa项目必须分开建立仿真库 ...
by
永不止步步 | 发表时间 2015-10-16
|1508次查看
-
μC／0S-II是一个非常适合TMS320VC33的实时系统。因为μC／OS_II自身的内存占用非 ...
by
期待 | 发表时间 2015-03-24
|1507次查看
-
在微控制器尺寸和成本的限制下，M4K内核内部不支持指令高速缓存(I-cache)或数据高速缓存(D- ...
by
娇 | 发表时间 2016-03-21
|1504次查看
畅学电子
