-
软件使用版本：Quartus II 13.0+Modelsim_Altera10.1d
工程使用例 ...
by
永不止步步 | 发表时间 2015-06-11
|1757次查看
-
以CPLD器件EPM7128SLC84—6为核心的电器定时开关控制系统设计实现24小时制时钟功能，可 ...
-
创作者将Verilog世界中的万物都看做【数据】，而【数据】被分成两大类即【常量】和【变量】，而无论 ...
by
一帘幽梦飞 | 发表时间 2014-09-26
|1730次查看
-
VHDL全名Very-High-Speed Integrated Circuit Hardware ...
by
Dabing | 发表时间 2015-02-03
|1724次查看
-
本文讲了FPGA Verilog中的function用法，如下： ...
by
晓晓nn | 发表时间 2018-08-11
|1711次查看
-
模块是Verilog的基本描述单位,用于描述某个设计的功能或结构及其与其他模块通信的外部端口。一个设 ...
by
期待 | 发表时间 2015-05-25
|1702次查看
-
众所周知，HLS是Xilinx于几年前推出的一个高级综合工具，可以直接把C/C++代码，转换成可综合 ...
by
lotuse | 发表时间 2016-08-16
|1673次查看
-
有感于之前IIC通信中第一次使用Verilog的inout端口，早就想写点什么。有些人可能会认为所谓 ...
by
永不止步步 | 发表时间 2015-08-26
|1661次查看
-
提出了一种基于AVS 标准的高效的运动补偿电路硬件结构, 该设计采用了8 ×8 块级流水线操作, 运 ...
-
随着集成电路技术的发展, 在现代电子设计中，可编程逻辑器件的运用越来越多,原因在于其规模大,体积小, ...
by
倩倩 | 发表时间 2014-06-25
|1642次查看
-
以CPLD为逻辑控制核心实现了ADS8323与高速FIFO的接口电路,该电路具有可靠性高、通用性强、 ...
-
本文章是关于Verilog之可综合与不可综合的。 ...
by
独狼 | 发表时间 2016-04-29
|1633次查看
-
Verilog源程序加测试程序加仿真波形_频率计设计，掌握频率计的原理和设计方法，并提供一个帧信号生 ...
by
期待 | 发表时间 2015-04-09
|1630次查看
-
利用Moelsim的FLI功能，用c语言对所设计的模型进行功能验证，可以加大验证代码的覆盖率，减少验 ...
by
A123 | 发表时间 2015-05-13
|1629次查看
-
我们通过最简单的例子来认识一下Verilog-HDL 的基本用法。
用Verilog-HDL 做数 ...
by
期待 | 发表时间 2015-05-25
|1625次查看
-
为了满足高速图像数据采集系统中对高带宽和大容量的要求，利用Virtex-7 系列FPGA 外接DDR ...
-
现在在cadence中用NC仿真数字电路的时候，遇到了信号强度的问题，就研究了以下。原来verilo ...
by
期待 | 发表时间 2015-04-11
|1612次查看
-
。本文结合NCVerilog，DesignCompile，Astro等ASIC设计所用到的EDA软件 ...
by
晓晓nn | 发表时间 2016-11-28
|1594次查看
-
随着电子对抗技术的快速发展，在有源式干扰机中需要用到数字高斯白噪声。通过对混合同余法产生随机序列的原 ...
-
HDL是一种硬件描述语言,用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系 ...
by
期待 | 发表时间 2015-05-25
|1584次查看
畅学电子
