- 
            
            
在高级节点,有效的电网分析是确保小尺寸连接器可以处理电流需求,而不会造成潜在失效模式或信号完整性问题 ...
            by 
倩倩 | 发表时间 2014-06-13 
|1421次查看
 
           - 
            
            
晶振输出串电阻就来自于最小化设计,对于数字电路里最重要的时钟源部分,应该特别注意保证信号完整性,最小 ...
            by 
粽子糖果 | 发表时间 2016-12-16 
|1417次查看
 
           - 
            
            
        很多时候,PCB走线中途会经过过孔、测试点焊盘、短的stub线等,都存在寄生电容,必 ...
            by 
粽子糖果 | 发表时间 2017-01-16 
|1412次查看
 
           - 
            
            
本文章是关于信号完整性研究:重视信号上升时间。 ...
            by 
独狼 | 发表时间 2016-05-05 
|1410次查看
 
           - 
            
            
详细讨论了在高速PCB设计中最常见的公共时钟同步和源同步电路的时序分析方法,并结合宽带网交换机设计实 ...
            by 
露水非海 | 发表时间 2016-03-18 
|1407次查看
 
           - 
            
            
信号完整性(SI)问题解决得越早,设计的效率就越高,从而可避免在电路板设计完成之后才增加端接器件 ...
            by 
一帘幽梦飞 | 发表时间 2014-10-15 
|1402次查看
 
           - 
            
            
本文介绍了一种基于信号完整性计算机分析的高速数字信号PCB板的设计方法。在这种设计方法中,首先将对所 ...
            by 
Dabing | 发表时间 2015-03-09 
|1366次查看
 
           - 
            
            
在高速PCB数字电路系统中,传输线上阻抗不匹配会造成信号反射,并出现过冲、下冲和振铃等信号畸变,而当 ...
            by 
一帘幽梦飞 | 发表时间 2014-10-15 
|1364次查看
 
           - 
            
            
本文的分析证明,裁剪掉SMT焊盘正下方的参考平面区域可以减小阻抗失配,增加传输线的带宽。SMT焊盘与 ...
            by 
永不止步步 | 发表时间 2015-03-26 
|1341次查看
 
           - 
            
            
随着高带宽业务需求的快速增加,以及满足高速度和性能的新系统开发的增多,在这些互连中的信号完整性变成了 ...
            by 
一帘幽梦飞 | 发表时间 2014-10-15 
|1275次查看
 
           - 
            
            
 本文主要介绍在汽车音响导航系统中使用的高速DDR200,在兼顾高速电路的基本理论和专业化设计经验的 ...
            by 
angel | 发表时间 2014-05-10 
|1256次查看
 
           - 
            
            
在高速数字电路设计过程中,工程师采取了各种措施来解决信号完整性问题,利用差分线传输高速数字信号的方法 ...
            by 
露水非海 | 发表时间 2016-03-18 
|1254次查看
 
           - 
            
            
1、信号完整性 什么词汇在高速数字设计中出现得最多?对了,SI(Signal Integrity), ...
            by 
lotuse | 发表时间 2016-10-28 
|1241次查看
 
           - 
            
            
对于高速PCB设计,国外有很多经典文章,我个人觉得这些文章让我受益匪浅,现特摘出供大家参考。针对文章 ...
            by 
期待 | 发表时间 2014-12-03 
|1241次查看
 
           - 
            
            
1、信号上升时间约是时钟周期的10%,即1/10x1/Fclock。例如100MHZ 使中的上升时间 ...
            by 
一帘幽梦飞 | 发表时间 2014-10-15 
|1241次查看
 
           - 
            
            
尽管电路设计比较直接的结果是从信号完整性上表现出来的,但我们绝不能因此忽略了电源完整 性设计。因为电 ...
            by 
hcay | 发表时间 2014-12-08 
|1241次查看
 
           - 
            
            
本文从高速数字电路中信号线的实际电气特性出发,建立电气特性模型,寻找影响信号完整性的主要原因及解决问 ...
            by 
露水非海 | 发表时间 2016-01-15 
|1234次查看
 
           - 
            
            
 电子技术的发展变化必然给板级设计带来许多新问题和新挑战。首先,由于高密度引脚及引脚尺寸日趋物理极限 ...
            by 
Dabing | 发表时间 2015-02-03 
|1230次查看
 
           - 
            
            
在嵌入式系统硬件设计中,串扰是硬件工程师必须面对的问题。特别是在高速数字电路中,由于信号沿时间短、布 ...
            by 
露水非海 | 发表时间 2016-01-12 
|1215次查看
 
           - 
            
            
本文结合实际LVDS收发芯片对多种情况进行了高速有损传输的信号完整性的仿真和分析,通过对比改变端接大 ...
            by 
lihong | 发表时间 2015-12-16 
|1194次查看