- 
            
            (单片机基础知识之单片机结构分析)MCS-51单片机的ALE为地址锁存信号,每个机器周期输出两个正脉 ... by  畅学电子 | 发表时间 2014-05-29  |9804次查看 
- 
            
            晶体管三极管锁存器 ... by  永不止步步 | 发表时间 2014-01-22  |7779次查看 
- 
            
            在很多地方都能看到,verilog中if与case语句必须完整,即if要加上else,case后要加 ... by  一帘幽梦飞 | 发表时间 2014-10-14  |7606次查看 
- 
            
            1.边沿D触发器具有接收并记忆信号的功能,又称为锁存器; 2.边沿D触发器属于脉冲触发方式; 3.边 ... by  晓晓nn | 发表时间 2017-03-21  |7309次查看 
- 
            
            (单片机基础知识之单片机存储器)MCS-51单片机内的I/O口锁存器、定时器、串行口缓冲器以及各种控 ... by  畅学电子 | 发表时间 2014-05-29  |5695次查看 
- 
            
            (单片机基础知识之单片机存储器)MCS-51单片机内的锁存器、定时器、串行口数据缓冲器以及各种控制寄 ... by  畅学电子 | 发表时间 2014-05-29  |5492次查看 
- 
            
            本文介绍了锁存器、缓冲器的区别以及各自的作用等内容。 ... 
- 
            
            ADC0804的使用,比前面用过的锁存器74LS573难用得多,主要是读写数据都要根据时序图,进行电 ... by  晓晓nn | 发表时间 2017-02-13  |4173次查看 
- 
            
            本文主要讲了触发器和锁存器的作用,希望对你的学习有所帮助。 ... by  晓晓nn | 发表时间 2017-11-10  |3824次查看 
- 
            
            本文章是关于锁存器和缓冲器的意义。 ... by  独狼 | 发表时间 2016-04-14  |3551次查看 
- 
            
            本文主要讲了锁存器与触发器的区别,希望对你的学习有所帮助。 ... by  晓晓nn | 发表时间 2017-11-06  |3266次查看 
- 
            
            锁存器---对脉冲电平敏感,在时钟脉冲的电平作用下改变状态 触发器---对脉 冲边沿敏感,其状态只在 ... by  lotuse | 发表时间 2017-01-22  |3259次查看 
- 
            
            FPGA 中的latch 锁存器介绍 ... by  永不止步步 | 发表时间 2013-12-11  |3026次查看 
- 
            
            1. 寄存器 在实际的数字系统中,通常把能够用来存储一组二进制代码的同步时序逻辑电路称为寄存器.由于 ... by  lotuse | 发表时间 2017-01-22  |2848次查看 
- 
            
            详细介绍了阿尔卡特朗讯1850业务传输平台TSS-5通用单板控制器的功能以及MSP430单片机在FI ... by  州仔 | 发表时间 2014-04-12  |2510次查看 
- 
            
            简单的I/O口扩展通常是采用TTL或CMOS电路锁存器、三态门等作为扩展芯片,通过P0口来实现扩展的 ... by  畅学电子 | 发表时间 2014-09-04  |2135次查看 
- 
            
            ADC0809 芯片性能特点: 是一个逐次逼近型的A/D 转换器,外部供给基准电压;单通道转换时间1 ... by  永不止步步 | 发表时间 2014-11-01  |2037次查看 
- 
            
            本文要点1:锁存器的主要作用  2:74HC573引脚图  3:74HC573电路连接及使用说明 ... by  zsss | 发表时间 2016-08-24  |2023次查看 
- 
            
            一:基本
Verilog中的变量有线网类型和寄存器类型。线网型变量综合成wire,而寄存器可能综合 ... by  PandaZ | 发表时间 2017-05-15  |1968次查看 
- 
            
            在很多地方都能看到,verilog中if与case语句必须完整,即if要加上else,case后要加 ... by  永不止步步 | 发表时间 2015-06-10  |1936次查看