DXP在铺地时为何显示与所有网络线相连？
布板中如果铺地显示与所有网络线相连，
其原因是
1检查原理图 有时将地网络设置错误
1.两面板布线时，两面的导线宜相互垂直、斜交、或弯曲走线，避免相互平行，以减小寄生耦合；作为电路的输入及输出用的印制导线应尽量避免相邻平行，以免发生回授，在这些导线之...
原因说明： &nBSP;PCB的封装没有加载进去
解决办法：
&nBSP; 1. 我首先先自己画好了封装，放在我的文件夹里面
&nBSP; 2.进入这里
&nBSP; &n...
&nBSP;
&nBSP;
&nBSP;
原理图原理图生成PCB时老出错，改了好久改不对，求大神指点，
&nBSP;
&nBSP;
Protel99se怎么能导出或者打印可以查找元器件的PDF格式的原理图
以前原理图都是用虚拟打印机直接出来的，后来做软件的同事这样的原理图不能查找，调试不方便，我就只能通过AD...
Cadence Allegro 的设置参数选项那可是叫巨多，也分得很细，有些经常设置的参数也要一层层的打开对应的选项目录，比较繁琐，或者有时会忘记对应的设置参数在哪个子目录下。好在...
Cadence Allegro PCB 铺铜(覆铜)Shape呈格点状填充而不是完整全铜显示问题–Allegro技巧
Cadence Allegro P...
Cadence Allegro SKill 语言出Gerber创建Film层信息的API
Cadence Allegro SKill 能够极大的扩展Cadence ...
当你经过几十个小时的艰苦奋战，终于把板子布完，而当你兴冲冲准备出Gerber文件丢给板厂打样，尽早结束噩梦时，却发现Allegro报错“Dynamic shapes a...
Cadence Allegro 如何关闭铺铜(覆铜)shape的显示和设置shape显示模式–allegro小技巧
Cadence Allegro 画完...
1 、电源、地线的处理
&nBSP;既使在整个PCB板中的布线完成得都很好，但由于电源、 地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电、...
&nBSP; &nBSP; &nBSP; &nBSP;高速PCB设计布线系统的传输速率在稳步加快的同时也带来了某种防干扰的脆弱性，这是因为传输信息的频率越高，信号的敏...
当PCB设计通过了最后一轮审核，也得到了所有需要的人的批准，你可能觉得终于大功告成了。但事实上，事情还没没有结束，一个优秀的设计到成为一个产品之前还有最后一步，即使你已经准备好了所...
很多人都觉得pcblayout的工作是很枯燥无聊的，每天对着板子成千上万条走线，...
畅学电子
