-
PCB设计常见问题104个解答续(四) 91、在高速PCB中，VIA可以减少很大的回流路径，但有的又说情愿弯一下也不要打VIA，应该如何取舍? 分析...
-
模拟地/数字地以及模拟电源/数字电源只不过是相对的概念。提出这些概念的主要原因是数字电路对模拟电路的干扰已经到了不能容忍的地步。目前的标准处理办法如下：
1. 地线从整流滤波后就...
-
0 引言
PCB是英文(Printed Circuit Board)印制线路板的简称。通常把在绝缘材料上，按预定设计，制成印制线路、印制元件或两者组合而成的导电图形称为印制电路。...
-
作为一名硬件工程师，尤其是小公司的硬件工程师，需要做的工作将会涉及整个项目的各个方面。我们的根本目的是：把自己设计的硬件系统，以最稳定、简易的效果应用在项目产品中。希望我们国家的科...
-
当一块PCB板完成了布局布线，又检查连通性和间距都没有报错的情况下，一块PCB是不是就完成了呢？答案当然是否定。很多初学者也包括一些有经验的工程师，由于时间紧或者不...
-
关于PCB布板，尤其是新功能的板子，按照我的经验 一般按照以下的流程画板子
一、元器件布局
对于我来说，放置完元器件，布线工作基本上就完成了绝大部分...
-
这个案例的问题是这样的：
某客户有一个板子需要新增一部分功能，想将原来的小板改为大板，但出于成本考虑，又将原来的8层板改为了6层板，板子做出来后在实际测试时DDR3只...
-
平常大家耳熟能详的规则来自于什么地方？ 1、 公司前辈告诉你的设计经验 ...
-
高速问题的表现有很多，过冲、串扰、振铃等等，为了方便归类研究，一些主流的仿真软件的厂商做了以下划分：
普通SI问题：即反射、串扰、过冲、下冲、单调性等；...
-
Orcade原理图导入到allegro PCB后，画好边框就可以通过quickplace 将元件放到边框的四周了。这个比较easy，但是place的元件比较杂乱无章，后面PCB布局...
-
TOP 顶层 PCB设计走线和放元器件
BOTTOM 底层 PCB设计走线和放元器件
LAYER- 3至LAYER-120 普通层 可以PCB设计走线，但不可放元器件。不需要那...
-
Package Geomerty 封装的几何尺寸 AssEMbly 装配层 表示元器件的实体大小，贴片机焊接时候才用得到
PastEMask 钢网层 是正显层 有表示有 无表...
-
当你经过几十个小时的艰苦奋战，终于把板子布完，而当你兴冲冲准备出Gerber文件丢给板厂打样，尽早结束噩梦时，却发现Allegro报错“Dynamic shapes a...
-
高速PCB设计布线系统的传输速率在稳步加快的同时也带来了某种防干扰的脆弱性，这是因为传输信息的频率越高，信号的敏...
-
在PCB设计中，布线是完成产品设计的重要步骤，PCB走线的好坏直接影响整个系统的性能，布线在高速PCB设计中是至关重要的。布线的设计过程限定高，技巧细、...
-
1、如何选择 PCB 板材？
选择 PCB 板材必须在满足设计需求和可量产性及成本中间取得平衡点。设计需求包含电气和机构这两部分。通常在设计非常高速的 PCB...
-
尽管现在的EDA工具很强大，但随着PCB尺寸要求越来越小，器件密度越来越高，PCB设计的难度并不小。如何实现PCB高的布通率以及缩短设计时间呢？本文介...
-
关于出现 Protel 99 SE 'Format '%x' invalid or incompatible with argument' 的分析。
之前在笔记本上从来没出现过这...
-
现在还有好多朋友在用Protel 99se来画图，可是在现在的双核或四核电脑上运行Protel出现错误并且弹出对话框：“format '%x' invalid or i...
-
MARK点作用及类别MARK点分类：1、单板MARK，其作用为单块板上定位所有电路特征的位置，必不可少；2、拼板MARK，其作用拼板上辅助...
畅学电子
