搜索: EN - 畅学电子网

[ 话题 ] MSP430之变态版3线SPI总线实现(DS1302时钟芯片用)

如题, 这个是网上所谓的变态版的3线SPI总线:一根时钟线,一根使能线,一根双向IO线. 一个模块,两个文件: //spi3.c#include "typedef....

来自 MSP430|by 粽子糖果 |发表时间 2017-09-09 |0个回复

[ 话题 ] IAR MSP430头文件中#define定义的部分解释

今天在阅读RF_Example_Code_v1.0中头文件cc430x613x.h时发现了几部分的疑问。首先来看一下cc430x613x.h 中的3个#d...

来自 MSP430|by 粽子糖果 |发表时间 2017-09-09 |0个回复

[ 话题 ] MSP430PWM脉冲占空比调节LED光亮

用的是MSP430g2553./*实验板MSP-EXP430G2 * 利用定时器编写PWM电路，驱动LED，并可以通过按键调节亮度

来自 MSP430|by 粽子糖果 |发表时间 2017-09-09 |0个回复

[ 话题 ] 提供一个单片机编程器的原理图和PCB

这个是编程器的原理图，已经做成实物在出售了，电路没有任何问题这个是PCB布线图，线路没有任何问题，需要的朋友可加我Q购买PCB板或套件。这个是PCB板的3D图。 &nbs...

来自毕业设计|by 期待 |发表时间 2015-09-17 |0个回复

[ 话题 ] 本人近日做的一八路抢答器

求意见上电后的效果，图中是第八号选手抢答实物图原理图

来自毕业设计|by 期待 |发表时间 2015-09-23 |0个回复

[ 话题 ] 串口通信试验中的一个新手问题

if(clk_bps) begin &...

来自 FPGA讨论组|by 永不止步步 |发表时间 2013-12-31 |2个回复

[ 话题 ] quartus9.0编辑区的选择菜单被隐藏

FPGA成长之路第一篇！学习FPGA几个月以来第一篇文章，我不擅长文字表达；就直奔主题了。今天快下班闲来无事，在写一个点亮数码管的代码，手一抖，突然把编辑区...

来自 FPGA讨论组|by 永不止步步 |发表时间 2015-06-11 |0个回复

[ 话题 ] 被忽略的硬件常识

在《都是IO弱上拉惹的祸》文中，提及了Altera的CPLD在初始化时管脚通常会处于弱上拉状态。在实际示波器采样来看，就表现在上电初期IO脚会有一个短暂（当时是持续大约几百us）的...

来自 FPGA讨论组|by 永不止步步 |发表时间 2015-09-17 |4个回复

[ 话题 ] verilog学习之DS18B20温度采集

//------------------- //18B20驱动程序 by zmz // 2008.4.19 //-------------------...

来自 FPGA讨论组|by 期待 |发表时间 2015-09-23 |0个回复

[ 话题 ] 一个让我想了10秒钟的问题

昨晚，在用Quartus II对工程进行编译时，遇到了一个错误问题，足足让我想了10秒钟。如果是以前，一两秒就想到。看来是时间太长了，有点忘记了。说不定...

来自 FPGA讨论组|by 永不止步步 |发表时间 2015-10-08 |0个回复

[ 话题 ] 关于Quartus II执行TCL脚本

今天做了一个实验，发现从Quartus II的Tools菜单下执行TCL脚本，如果TCL脚本里调用了其它TCL脚本，那么所有的TCL脚本就必须放在工程目录下，否则被调用的TCL脚本...

来自 FPGA讨论组|by 永不止步步 |发表时间 2015-10-12 |0个回复

[ 话题 ] verilog中task的用法

task在综合的时候不能带有时序控制，它里面的变量都是局部变量，如果想用task持续的改变一个变量，需要在他的外部定义一个全局变量。例如：

来自 FPGA讨论组|by 永不止步步 |发表时间 2015-10-28 |0个回复

[ 话题 ] xilinx的EDK中调用ISE产生的IP core的方法

最近在整SOPC，在xilinx的EDK开发环境中开发自己的IP，自己的IP中又要调用xilinx ISE中的一些IP，例如ram、rom、clock等，一直苦于不知道如何调用，找...

来自 FPGA讨论组|by 永不止步步 |发表时间 2015-11-04 |0个回复

[ 话题 ] ISE中VHDL test bENch模板的错误及修改

Xilinx的FPGA设计有一套自己的开发工具——ISE。ISE功能强大，其中最重要一个就是它里面自带了大量的程序模板，使得设计人员不需要自己手动敲一些重复...

来自 FPGA讨论组|by 永不止步步 |发表时间 2015-11-04 |0个回复

[ 话题 ] mif文件生成

WIDTH=64;这里将一副64*64bmp格式的灰度图数据做成.mif文件以便FPGA可以方便的读进RAM。 bmp前54字节是位图文件头和位图信息头，我们要提取的是54字节后...

来自 FPGA讨论组|by 永不止步步 |发表时间 2015-11-04 |0个回复

[ 话题 ] 关于ISE中使用DSP48 marco的问题

在ISE14.2中使用IP核，在Core GENerator中新建工程，选用Virtex-5的板子，型号为xc5vlx110t-1ff1136，然后找到DSP48 marco，配置...

来自 FPGA讨论组|by 永不止步步 |发表时间 2015-11-04 |0个回复

[ 话题 ] Quartus综合有符号数乘加运算的一个问题

昨晚项目调试的时候遇到一个问题：输入IQ交织、有符号的复信号，时序是： iq_data&...

来自 FPGA讨论组|by 永不止步步 |发表时间 2015-11-05 |0个回复

[ 话题 ] 关于Quartus ii无法识别Modelsim路径的问题

Error: Can't launch the ModelSim-Altera software -- the path to the location...

来自 FPGA讨论组|by 永不止步步 |发表时间 2015-11-09 |0个回复

[ 话题 ] 用VHDL设置引脚刚上电的状态

我用的EPM3128ATC100-10这个芯片，这个芯片输出脚或者输入输出脚默认的上电状态都是高电平，在quartusII里好像不能找到引脚初始状态的设置，我在程序里这样写，感觉方...

来自 FPGA讨论组|by 永不止步步 |发表时间 2016-02-01 |0个回复

[ 话题 ] 上升沿和下降沿触发小论

这是刚开始学习FPGA时候，积累的一点资料。具体如下，其实作者强调了在用FPGA做设计的时候，要注意同步设计，盲目的使用信号做时钟，在时序分析上有很大问题，隐含着很大风险。...

来自 FPGA讨论组|by 永不止步步 |发表时间 2016-09-10 |0个回复