-
今天来分析一个例程《BLE实验1：蓝牙工程样例》，注意这里并不是十分专业的讲解，完全是本人的一点小笔记，并没有太大的参考价值，但是如果幸运的话，能让我们有点小的灵感这...
-
//--------------------------------------------------------------------------------
//新一代 ...
-
触发器：flipflop，
锁存器：latch，
寄存器：reGISter
锁存器是电平触发的存储单元，数据存储的动作取决于输...
-
寄存器一般是边沿触发的触发器，电路里叫reGISter，而触发器就是楼上所说的各种逻辑门构成的包含电平触发和边沿触发的两种，而锁存器则是电平触发的。所以一般说来，我们只叫寄存器和锁...
-
AD7798/AD7799均为适合高精度测量应用的低功耗、低噪声、完整模拟前端,内置一个低噪声16位/24位Σ-Δ型ADC,其中含有3个差分模拟输入,还集成...
-
第一招：以空间换时间
计算机程序中最大的矛盾是空间和时间的矛盾，那么，从这个角度出发逆向思维来考虑程序的效率问题，我们就有了解决问题的第1招--以空间换时间。比如说字符串的赋值：...
-
第一招：以空间换时间
计算机程序中最大的矛盾是空间和时间的矛盾，那么，从这个角度出发逆向思维来考虑程序的效率问题，我们就有了解决问题的第1招--以空间换时间。比如说字符串的赋值：...
-
阅读了《单片机与嵌入式系统应用》2005年第10期杂志《经验交流》栏目的一篇文章《Keil C5l对同一端口的连续读取方法》(原文)后，笔者认为该文并未就此问题进行深入准确的分析。...
-
优化级别说明（仅供参考）：
则其中的 Code Optimization 栏就是用来设置C51的优化级别。共有9个优化级别（书上这么写的），高优化级别中包含了前面所...
-
注：exit()就是退出，传入的参数是程序退出时的状态码，0表示正常退出，其他表示非正常退出，一般都用-1或者1，标准C里有EXIT_SUCCESS和EXIT_FAILURE两个宏...
-
传统3运放仪表放大器具有两个级。输入级由两个缓冲（或放大）差分输入信号的非反向放大器组成。输出级由一个将差分信号转换为单端输...
-
汉王笔试 下面是一些基本的数字电路知识问题，请简要回答之。a) 什么是Setup 和Holdup时间？
Setup/hold time是测试芯片对输入信号和时钟信号之间的时间要求...
-
1：什么是同步逻辑和异步逻辑？（汉王）
同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 答案应该与上面问题一致〔补充〕：...
-
1. FPGA概述
FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发...
来自
FPGA|by
银火虫 |发表时间 2016-05-28
|0个回复
-
这里我谈谈我的一些经验和大家分享，希望能对IC设计的新手有一定的帮助，能使得他们能少走一些弯路，欢迎讨论!
我相信“如果有梦想，就会实现!"
在IC工业中有许多不同...
来自
FPGA|by
银火虫 |发表时间 2016-06-03
|0个回复
-
1) QuartusII对代码进行时序仿真时出现Error: Can't continue timing simulation because delay annotation i...
来自
FPGA|by
银火虫 |发表时间 2016-06-23
|0个回复
-
引 言
在图像处理系统中常需要对图像进行预处理。由于图像处理的数据量大，对于实时性要求高的系统，采用软件实现通常难以满足实时性的要求。Altera的QuartusⅡ作为一种可编程...
-
FPGA的基本结构
FPGA由6部分组成，分别为可编程输入/输出单元、基本可编程...
-
在IC工业中有许多不同的领域，IC设计者的特征也会有些不同。在A领域的一个好的IC设计者也许会花很长时间去熟悉B领域的知识。在...
-
AVR单片机有许多优点,我也是个忠实支持者,是从51过度到AVR的,中途还学PIC,初学51时买了学习板,液晶屏等不少东西,有经验后,学AVR时就从自制的下载线开始了,注意,这只是...
畅学电子
