主要步骤：1.建立工程new->New project Wizard2.输入verilog文件new->verilog hdl file
来自
仿真|by
永不止步步 |发表时间 2017-03-23
|0个回复
1) QuartusII对代码进行时序仿真时出现Error: Can't continue timing simulation because delay annotation i...
来自
FPGA|by
银火虫 |发表时间 2016-06-23
|0个回复
1.建一个总文件夹，如cnt
2.为源代码，测试台文件，仿真各建一文件夹。如src,tb,sim
3.编写源代码，testbench。如cnt.v,tb_cnt.v文件，同时文...
矩量法将连续方程离散化为代数方程组，既适用于求解微分方程，又适用于求解积分方程。他的求解过程简单，求解步骤统一，应用起来比较方便。然而需要一定的数学技巧，如离散化的程度、基函数与权...
CST的MicroWAVe Studio，大家一直以为它是采用FDTD方法进行仿真，其实它是时域积分法（FITD），当然其实两...
Proteus软件是英国Lab Center Electronics公司出版的EDA工具软件（该软件中国总代理为广州风...
射频识别作为一种非接触式的自动识别新技术，近年来得到了迅速的发展并逐步走向成熟。其原理是基于无线射频信号的传输特性，进行非接触式自动识别，从而自动识别被标识对象，获取对应数据进...
信号完整性的定义 定义：信号完整性（Signal Integrity，简称SI）是指在信号线上的信号质量。 差的信号完整性不是...
经历了四天的挣扎，AD7799终于调试成功啦！！！！！！！
说说我遇到的问题
一、不判忙的状态下，读出数据是ffffff
解决办法：
设置CONFIGURATION&nbs...
畅学电子
