-
所需软件:Quartus/ISE、EZ-USB_devtools、Labview与VISA驱动
步骤:
1,安装Quartus/ISE、EZ-USB_devtools、Labv...
-
soc中如果让FPGA和HPS同时控制某一个输入或输出会不会出现矛盾?
这是我之前问别人的一个问题。
其实答案很明显,让FPGA和HPS同时控制某一个输入或输出是不可能的事情。...
-
用记事本的方法打开C盘的license.dat文件
把里面用红线圈着的内容复制,在后面粘贴,并进行如下操作:
把刚粘贴的中的红线位置的00A2改为你所需要用的IP核的ID号...
-
问题:将Quartus软件从11.0升级到13.0sp1后发现代码的中文注释全变成乱码了
解决:用第三方的代码编辑软件将原先的程序文件保存成“UTF-8 无BOM&r...
-
本来想着把GTX后面两篇博文找时间写了,但是最近实在是忙,一直在搭图像处理的AXI框架和整FPGA-DSP双平台的板子,下面先和大家分享一下调试心得。
最近调试一块新的Artix...
-
板子上因为IO口不够用,采用了一个I2C转8路GPIO的芯片PCF8574(tssop20),控制Darlington管MC1413,驱动后端的7个Relay。
控制逻辑简图:
...
-
最近有个FPGA+DSP架构的项目,安装了DSP的开发环境CCS,这里介绍下CCS的使用方法。说明:开发TMS320C6678,建议使用CCS5.0以上版本,以下介绍基于CCS5....
-
问题如下:
我用DM642接FLASH芯片Am29LV033C用于BOOT,系统没有用FPGA。因为DM642地址线不够,考虑FLASH高三位地址用DSP的IO来扩,好像只有GP...
-
ISP(In-System Programmable;在线编程)。ISP笼统的说就是在线编程,把单片机焊到电路板上,如果发现程序哪里有不合适的地方,可以直接通过pc进行编程,而不用...
-
问题如下:
我用DM642接FLASH芯片Am29LV033C用于BOOT,系统没有用FPGA。因为DM642地址线不够,考虑FLASH高三位地址用DSP的IO来扩,好像只有GP...
-
这段时间去面试了几家公司,发现比较大的公司相对于重视基础问题。这里边又有几个问题特别的突出。他们是:同步时钟设计、亚稳态、异步FIFO。可以说,这些个问题要是弄清楚了,就至少满足了...
-
ISE verilog 综合错误提示:ERROR:Xst:880 - "Johnson_source.v" line 45: Cannot mix blocking and non...
-
背景:Xilinx公司的FPGA ,ISE 13.4 开发环境, verilog HDL语言
问题描述:检查语法没有错误,用modelsim仿真也可以,但...
-
(一)Quartus警告解析 1.Found clock-sensitive change during activeclock edge at time<tim...
-
Error: Specified license is not valid forthis machine
Quartus II 软件没有破解好,重新破解试...
-
几乎每个FPGA设计都离不开复位,但很多工程师都没有真正关心过复位的设计。当你遇到一些奇怪的问题,也许就是由复位不当引起的。
对于同步单元,可以选择同步复位、异步复位或者不复位。...
-
驱动安装
-问题描述
Windows7系统对驱动程序的使用要求有数字签名,否则无法正常使用 -问题解决 开机按F8界面,选择禁用驱动程序签名强制
时序仿真...
-
今天做SEG7模块添加74138时,出现了Error: Can't compile duplicate declarations of entity "**" into libra...
-
如题,,,再附加上程序的控制说明.......是用GW48教学实验箱仿真的
如果对你有帮助,请大家顶上...
程序直接贴上了
控制说明:
1、电子琴:程序设计采用八个输入端...
-
可能出现的问题:
1.下载有时受环境影响很大。比如,在嘈杂的环境下就可能下载不进去。
2.电源按钮没有打开或者是工作模式没有跳到"RUN”。
3.电路...