- 
            
            在programmer的时候却找不到硬件,显示no hardware。 ... by  永不止步步 | 发表时间 2015-06-08  |17990次查看 
- 
            
            我们发现中文注释变成了乱码,影响到了我们阅读代码的心情。 ... by  永不止步步 | 发表时间 2015-06-04  |9333次查看 
- 
            
            CPU是广泛使用的串行数据通讯电路。本设计包含发送器、接收器和波特率发生器。设计应用EDA技术,基于 ... by  期待 | 发表时间 2014-12-16  |8094次查看 
- 
            
            beep输入总是红色的高阻态,百度上也查了一下,voptflow值也改成0了,也重新编译了,可是还不 ... by  永不止步步 | 发表时间 2014-11-05  |7851次查看 
- 
            
            有客户反馈在设备管理器中可查看到Altera USB-Blater的驱动已经正常安装。但是在Quar ... by  永不止步步 | 发表时间 2015-06-08  |7204次查看 
- 
            
            最近在QUARTUS上做一点项目,要进行一些仿真,电脑上只安装有Modelsim SE,于是在网上寻 ... by  永不止步步 | 发表时间 2019-06-12  |5184次查看 
- 
            
            Altera FPGA分为两大类,一种侧重低成本应用,容量中等,性能可以满足一般的逻辑设计要求,如C ... by  Dabing | 发表时间 2015-02-04  |5058次查看 
- 
            
            QUARTUSII 破解后运行仿真出现如下错误的解决办法 Error: Current licens ... by  永不止步步 | 发表时间 2016-02-17  |4961次查看 
- 
            
            近期的项 目要使用到整型数据转浮点型数据,将16位的整数转换为单精度浮点数(32bit)。Quart ... by  lotuse | 发表时间 2016-09-03  |4869次查看 
- 
            
            我按照正常的方法安装后 驱动可以显示 但是在QUARTUS 中选择硬件的时候没有usb的选项。 ... by  永不止步步 | 发表时间 2015-06-08  |4862次查看 
- 
            
            在QUARTUS中调用tcl脚本文件配置引脚优点很多,最主要的是可重复使用性强,可以很随意复制粘贴到 ... by  期待 | 发表时间 2015-04-09  |4845次查看 
- 
            
            在SDRAM程序编译出现问题:Error: Can't place multiple pins as ... by  永不止步步 | 发表时间 2015-06-10  |4610次查看 
- 
            
            FPGA系统中实现网口有多种方式,包括友晶的DE2-35开发板上使用的NIOS II处理器通过外部M ... by  lotuse | 发表时间 2016-09-03  |4448次查看 
- 
            
            在使用Altera的FPGA时候,由于系统需求,需要在管脚的内部加上上拉电阻。本文主要介绍Quart ... by  Dabing | 发表时间 2015-02-04  |4348次查看 
- 
            
            文章介绍了在QUARTUS II中分配管脚的两种常用方法。 ... by  永不止步步 | 发表时间 2015-08-26  |4315次查看 
- 
            
            学习FPGA,在编写RTL代码后,往往需要验证自己的代码是否有问题,这时就需要进行仿真调试。一个很好 ... by  永不止步步 | 发表时间 2015-06-10  |4209次查看 
- 
            
            采用改进并行分布式算法设计了一种16抽头FIR数字低通滤波器,首先用Matlab工具箱中的FDATo ... by  永不止步步 | 发表时间 2014-09-03  |4195次查看 
- 
            
            本文给出一种基于FPGA的数字钟设计方案。该方案采用VHDL设计底层模块,采用电路原理图设计顶层系统 ... by  永不止步步 | 发表时间 2014-05-20  |3966次查看 
- 
            
            仿真还是在Altera 最新的开发套件QUARTUS II 15.0中进行。首先创建工程,我将工程命 ... by  lotuse | 发表时间 2016-09-03  |3901次查看 
- 
            
            在QUARTUSII下进行编译和仿真的时候,会出现一堆warning,有的可以忽略,有的却需要注意, ... by  hcay | 发表时间 2015-01-12  |3798次查看