-
使用 Ultra Librarian生成PCB库我用到最多的了。并且其中更多的是应用于来自TI的一些产品的封装设计。
然而一直...
-
高速问题的表现有很多，过冲、串扰、振铃等等，为了方便归类研究，一些主流的仿真软件的厂商做了以下划分：
普通SI问题：即反射、串扰、过冲、下冲、单调性等；...
-
1.两面板布线时，两面的导线宜相互垂直、斜交、或弯曲走线，避免相互平行，以减小寄生耦合；作为电路的输入及输出用的印制导线应尽量避免相邻平行，以免发生回授，在这些导线之...
-
TOP 顶层 PCB设计走线和放元器件
BOTTOM 底层 PCB设计走线和放元器件
LAYER- 3至LAYER-120 普通层 可以PCB设计走线，但不可放元器件。不需要那...
-
原因说明： PCB的封装没有加载进去
解决办法：
1. 我首先先自己画好了封装，放在我的文件夹里面
2.进入这里
&n...
-
Package Geomerty 封装的几何尺寸 Assembly 装配层 表示元器件的实体大小，贴片机焊接时候才用得到
Pastemask 钢网层 是正显层 有表示有 无表...
-
CadENce Allegro 的设置参数选项那可是叫巨多，也分得很细，有些经常设置的参数也要一层层的打开对应的选项目录，比较繁琐，或者有时会忘记对应的设置参数在哪个子目录下。好在...
-
CadENce Allegro PCB 铺铜(覆铜)Shape呈格点状填充而不是完整全铜显示问题–Allegro技巧
CadENce Allegro P...
-
CadENce Allegro SKill 语言出Gerber创建Film层信息的API
CadENce Allegro SKill 能够极大的扩展CadENce ...
-
当你经过几十个小时的艰苦奋战，终于把板子布完，而当你兴冲冲准备出Gerber文件丢给板厂打样，尽早结束噩梦时，却发现Allegro报错“Dynamic shapes a...
-
CadENce Allegro PCB Shpae 如何设置透明度,使铺铜Shape半透明显示–Allegro技巧
如何使得CadENce Allegr...
-
CadENce Allegro 如何关闭铺铜(覆铜)shape的显示和设置shape显示模式–allegro小技巧
CadENce Allegro 画完...
-
CadENce Allegro 网表成功导入，准备布局布线，把器件的飞线打开，预估一下器件间的网络连接关系，却发现很凌乱有木有，电源、地网络鼠线显示的一堆，非常碍眼。
其实电...
-
CadENce Allegro PCB Editor 如何导出封装库 复用现有PCB板上的封装库 将偷懒进行到底
CadENce Allegro PCB Edito...
-
电源电路是一个电子产品的重要组成部分，电源电路设计的好坏，直接牵连产品性能的好坏。我们电子产品的电源电路主要有线性电源和高频开关电源。从理论上讲，线性电源是用户需要...
-
在PCB设计中，布线是完成产品设计的重要步骤，PCB走线的好坏直接影响整个系统的性能，布线在高速PCB设计中是至关重要的。布线的设计过程限定高，技巧细、...
-
1、如何选择 PCB 板材？
选择 PCB 板材必须在满足设计需求和可量产性及成本中间取得平衡点。设计需求包含电气和机构这两部分。通常在设计非常高速的 PCB...
-
关于出现 Protel 99 SE 'Format '%x' invalid or incompatible with argumENt' 的分析。
之前在笔记本上从来没出现过这...
-
现在还有好多朋友在用Protel 99se来画图，可是在现在的双核或四核电脑上运行Protel出现错误并且弹出对话框：“format '%x' invalid or i...
-
拼板主要的问题是节约生产的成本。对于PCB拼板宽度≤260mm～300mm，根据产线的不同而不同。因为我们可能有很多物料，本身加工设备一个料枪对应一个模组，因此如...
畅学电子
