-
网络计数器 及其抗干扰性
来自
毕业设计|by
张佩 |发表时间 2013-12-31
|1个回复
-
这个是编程器的原理图,已经做成实物在出售了,电路没有任何问题
这个是PCB布线图,线路没有任何问题,需要的朋友可加我Q购买PCB板或套件。
这个是PCB板的3D图。
&nbs...
来自
毕业设计|by
期待 |发表时间 2015-09-17
|0个回复
-
毕业设计打算做个智能充电器,可以给镍镉、镍氢电池充电……用AVR做,不过感觉很有点难!
来自
毕业设计|by
期待 |发表时间 2015-09-17
|1个回复
-
求意见
上电后的效果,图中是第八号选手抢答
实物图
原理图
来自
毕业设计|by
期待 |发表时间 2015-09-23
|0个回复
-
最近在做毕业设计,被弄的有点无语了,很被迫的,毕业设计被提前到了大四上学期完成,加之要考研,所以在暑假这段时间里面好好利用下,从中感悟很多...
-
有谁懂 求指点。。。
来自
毕业设计|by
水电费 |发表时间 2017-01-02
|0个回复
-
a模拟地和数字地单点接地
只要是地,最终都要接到一起,然后入大地。如果不接在一起就是"浮地",存在压差,容易积累电荷,造成静电。地是参考0电位,所有电压都是参考地得出的,地的...
-
请问如何滤除荧光灯启辉器在开灯时对电源线的干扰?有什么方法,谢谢!
-
1、简单描述一个单片机系统的主要组成模块,并说明各模块之间的数据流流向和控制流 流向。简述单片机应用系统的设计原则。(仕兰微面试题目)
2、画出8031与2716...
-
问:
公司之前的一个项目,板子是测试好功能的,然后做为售后库存。
但是最近要出一点那个项目的货,就拿出来再测试 一下功能,结果发现部分板子不能通讯连接了,重新烧录...
-
74HC161设计异步清零的计数器,想在输出端达到某个值的时候清零,对MRN端应该如何处理呢?
-
题外话:
总感觉“年轻人”在字面上不准确,本人更喜欢用“年青人”
同时又感觉“青年人”的现实处境很诡异,...
-
开发的一款液晶驱动器,接收MCU过来的指令和数据进行图像显示。使用了一片可编程(带使能和PWM调节控制)的背光芯片。在CPLD设计中,上电复位状态将背光使能拉低(关闭),直到MCU...
-
在《都是IO弱上拉惹的祸》文中,提及了Altera的CPLD在初始化时管脚通常会处于弱上拉状态。在实际示波器采样来看,就表现在上电初期IO脚会有一个短暂(当时是持续大约几百us)的...
-
l 打破流水线可以优化在流水线设计中各级流水用于复制逻辑的面积。
l 当共享逻辑远远大于控制逻辑的时候,则控制可以用于指导逻辑重用。
l 对...
-
我以前做了一块Spartan6LX45的开发板,配置电路如下图,由于产品化的需要将开发板精简,只是对M0和M1的连接做了修改,以前使用跳线选择,方法和xilinx的SP601、sp...
-
近期项目的板卡焊接回来,开始进行硬件调试。在调试FPGA最小电路能否正常工作的时候,出现了这样一个问题:用JTAG烧写器往FPGA中烧写配置文件的时候,文件可以正常烧写,但是FPG...
-
FPGA使用的越来越广泛,除了可用于设计控制电路以为,数字信号处理电路更是FPGA的强项和难点。个人可以说才刚刚入门FPGA设计,也做过一些数字信号处理方面的电路设计,记录下个人心...
-
WIDTH=64;这里将一副64*64bmp格式的灰度图数据做成.mif文件以便FPGA可以方便的读进RAM。
bmp前54字节是位图文件头和位图信息头,我们要提取的是54字节后...
-
昨晚项目调试的时候遇到一个问题:
输入IQ交织、有符号的复信号,时序是:
iq_data&...