-
背景:用FPGA扩展5个100M以太网,5片PHY的MDC和MDIO并联在一起,读PHY的ID号错误。
1.电源,时钟都正常,原理图没有复位信号,飞线到FPGA软件复...
-
第一个问题是,SDRAM上电后默认存储的是什么数据?随机数据吗?通过实验似乎是随机数据,如下图所示
但是在调试的时候发现一个比较有趣的问题是,当电路板掉电后重...
-
这是刚开始学习FPGA时候,积累的一点资料。
具体如下,其实作者强调了在用FPGA做设计的时候,要注意同步设计,盲目的使用
信号做时钟,在时序分析上有很大问题,隐含着很大风险。...
-
在FPGA中,边沿检测电路中,都用的是时钟上升沿。满足触发器的建立与保持时间吗?
always@(posedge clk)
begin
b<=a;
c&l...
-
上周没有定下任务,于是看看文档,累了就把尘封多时的altera的FPGA和CPLD拿出来玩玩。由于一直用的是xilinx的芯片,用的都是ISE或vivado,好久没用的quartu...
-
所需软件:Quartus/ISE、EZ-USB_devtools、Labview与VISA驱动
步骤:
1,安装Quartus/ISE、EZ-USB_devtools、Labv...
-
在一些应用中,有些特定的信号我们需要保留,用于进行采集检测,而综合器会自动优化把它综合掉,那么,应该怎样告诉综合器,不让它优化掉我们需要保留的信号呢?
对这种情况的处理是增加约束...
-
本来想着把GTX后面两篇博文找时间写了,但是最近实在是忙,一直在搭图像处理的AXI框架和整FPGA-DSP双平台的板子,下面先和大家分享一下调试心得。
最近调试一块新的Artix...
-
板子上因为IO口不够用,采用了一个I2C转8路GPIO的芯片PCF8574(tssop20),控制Darlington管MC1413,驱动后端的7个Relay。
控制逻辑简图:
...
-
最近有个FPGA+DSP架构的项目,安装了DSP的开发环境CCS,这里介绍下CCS的使用方法。说明:开发TMS320C6678,建议使用CCS5.0以上版本,以下介绍基于CCS5....
-
目前市场上FPGA型号种类越来越多,价格也相差很大,一个项目选择的FPGA是不是合适,不仅影响到项目成本,甚至有时候可以决定项目的成败。那么如何在项目初期进行FPGA选择呢?我们需...
-
ISP(In-System Programmable;在线编程)。ISP笼统的说就是在线编程,把单片机焊到电路板上,如果发现程序哪里有不合适的地方,可以直接通过pc进行编程,而不用...
-
这段时间去面试了几家公司,发现比较大的公司相对于重视基础问题。这里边又有几个问题特别的突出。他们是:同步时钟设计、亚稳态、异步FIFO。可以说,这些个问题要是弄清楚了,就至少满足了...
-
随着FPGA设计复杂程度越来越高,芯片内部逻辑分析功能显得越来越重要。硬件层次上的逻辑分析仪价格十分昂贵,而且操作比较复杂。目前,FPGA芯片的两大供应商都为自己的FPGA芯片提供...
-
(一)Quartus警告解析 1.Found clock-sensitive change during activeclock edge at time<tim...
-
Error: Specified license is not valid forthis machine
Quartus II 软件没有破解好,重新破解试...
-
任务、函数的定义和调用都包括在一个module的内部,他们一般用于行为级建模,在编写Testbench时用的较多,而在写可综合的代码时要少用。
function的定义:
fun...
-
选择File->Convert Programming Files...
Programming File Type选择JTAG Indirect Configurat...
-
复位对于FPGA设计很重要,一些很奇怪而找不到原因的问题很有可能是由于复位造成的,本人就因为没理解好复位情况而受困扰几天。
复位信号可以是高电平也可以是低电平复位。并且电路分外部...
-
几乎每个FPGA设计都离不开复位,但很多工程师都没有真正关心过复位的设计。当你遇到一些奇怪的问题,也许就是由复位不当引起的。
对于同步单元,可以选择同步复位、异步复位或者不复位。...