- 
            
            
  LCD的接口时序波形如图所示。VSYNC是场同步信号,低电平有效,从时序图可以看出,VSYNC是 ...
            by 
lotuse | 发表时间 2016-09-26 
|1357次查看
 
           - 
            
            
目前,大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计,对时钟的周期、占空比、延时和 ...
            
           - 
            
            
本文主要介绍的是RC时钟信号产生电路 ...
            by 
hcay | 发表时间 2015-02-15 
|1351次查看
 
           - 
            
            
本文旨在描述如何针对给定应用优化设置,同时考虑控制器架构、时钟、收发器、逻辑接口隔离等硬件限制。文章 ...
            by 
hcay | 发表时间 2014-12-24 
|1350次查看
 
           - 
            
            
本文为大家提供一个基于AVR单片机实现电子时钟设计。 ...
            
           - 
            
            
单片机体积小、重量轻、抗干扰能力强、环境要求不高、价格低廉、可靠性高、灵活性好、开发较为容易。尤其是 ...
            by 
Dabing | 发表时间 2015-04-09 
|1343次查看
 
           - 
            
            
本文重点要讨论的是,路径过长时,如何通过增加有用时钟延迟(useful skew) 来达到时序的满足 ...
            
           - 
            
            
X1226具有时钟和日历的功能,时钟依赖时、分、秒寄存器来跟踪,日历依赖日期、星期、月和年寄存器来跟 ...
            by 
期待 | 发表时间 2015-04-01 
|1342次查看
 
           - 
            
            
一般正常运行时,我们使用的时HSE(外部高速时钟源),当准备进入低功耗时,我们会切换到内部高速时钟H ...
            by 
王者风范 | 发表时间 2015-12-17 
|1340次查看
 
           - 
            
            
           OmniClock系列支持从8 kHz到200 MHz的任意输出频率,有三个单 ...
            by 
粽子糖果 | 发表时间 2017-06-06 
|1340次查看
 
           - 
            
            
  基于P89C51RD2和FPGA的信号延时模块主要用在传输时钟信号、数字同步信号等对信号延迟有高 ...
            by 
小尚 | 发表时间 2015-11-12 
|1339次查看
 
           - 
            
            
PCB上的任何一条走线在通过高频信号的情况下都会对该信号造成时延时,蛇形走线的主要作用是补偿“同一组 ...
            by 
宝啦宝呀 | 发表时间 2015-04-21 
|1335次查看
 
           - 
            
            
在设计FPGA项目的时候,对时钟进行约束,但是因为算法或者硬件的原因,都使得时钟约束出现超差现象,接 ...
            by 
永不止步步 | 发表时间 2015-07-15 
|1332次查看
 
           - 
            
            
核心板除了一颗昂贵的Cyclone III系列FPGA芯片外,电源、复位、时钟、JTAG一个不能少, ...
            by 
花花花逝 | 发表时间 2015-07-18 
|1331次查看
 
           - 
            
            
单片机的40个引脚大致可分为4类:电源、时钟、控制和I/O引脚。本文对其引脚进行了详细的介绍 ...
            by 
期待 | 发表时间 2014-12-30 
|1329次查看
 
           - 
            
            
DSP的内部指令周期较高,外部晶振的主频不够,因此DSP大多数片内均有PLL。但每个系列不尽相同。 ...
            by 
Me | 发表时间 2016-01-11 
|1328次查看
 
           - 
            
            
基于多路移相时钟的测频模块方案设计 ...
            by 
黑魔 | 发表时间 2014-03-15 
|1327次查看
 
           - 
            
            
给出了一种利用格雷码对地址编码的异步%&%’的实现方法,并给出了ABCD程序,以 解决异步读写时钟引 ...
            
           - 
            
            
FPGA:跨时钟域数据交互 ...
            by 
黑魔 | 发表时间 2014-03-15 
|1319次查看
 
           - 
            
            
如果你E文还不错(该不会比我这个4次都没过掉4级考试的家伙差吧,~_~),那么去享受原文吧。或者你可 ...
            by 
永不止步步 | 发表时间 2015-03-06 
|1317次查看